摘要：我們把通信專用區(qū)按照以下4種用途進(jìn)行分配：接收緩沖區(qū)、發(fā)送緩沖區(qū)、網(wǎng)卡命令區(qū)以及網(wǎng)卡狀態(tài)區(qū)。然后，根據(jù)相應(yīng)的通信協(xié)議如FC協(xié)議進(jìn)行網(wǎng)絡(luò)通信活動(dòng)，通過(guò)訪問(wèn)通信專用區(qū)，控制具有通信控制邏輯、并串轉(zhuǎn)換/串并轉(zhuǎn)換器和光收發(fā)器等部件的DMC網(wǎng)卡，進(jìn)行計(jì)算機(jī)之間的點(diǎn)對(duì)點(diǎn)直接內(nèi)存通信。

　　關(guān)鍵詞：通信技術(shù),通信科技,通信發(fā)展

　　DMC通信機(jī)制中主要通信活動(dòng)描述如下：(1)發(fā)送數(shù)據(jù)：通信源節(jié)點(diǎn)發(fā)送數(shù)據(jù)時(shí)，只需用戶使用寫(xiě)普通內(nèi)存的方法將數(shù)據(jù)寫(xiě)入通信專用區(qū)的發(fā)送緩沖區(qū)中，同時(shí)把發(fā)送命令寫(xiě)入通信專用區(qū)的網(wǎng)卡命令區(qū)。DMC網(wǎng)卡上的通信控制邏輯根據(jù)網(wǎng)卡命令區(qū)的命令解析結(jié)果，從通信專用區(qū)的發(fā)送緩沖區(qū)中取出數(shù)據(jù)發(fā)送至網(wǎng)絡(luò);(2)接收數(shù)據(jù)：在DMC通信機(jī)制的應(yīng)用環(huán)境下，通信目的節(jié)點(diǎn)配置有相同的DMC網(wǎng)卡，網(wǎng)絡(luò)上的數(shù)據(jù)經(jīng)網(wǎng)卡的通信邏輯接收后放入通信專用區(qū)的接收緩沖區(qū)，同時(shí)網(wǎng)卡控制邏輯修改通信專用區(qū)中的網(wǎng)卡狀態(tài)信息。當(dāng)用戶需要獲得網(wǎng)絡(luò)數(shù)據(jù)時(shí)，只需使用訪問(wèn)普通內(nèi)存的方法讀通信專用區(qū)的接收緩沖區(qū)數(shù)據(jù)即可。因此，DMC通信機(jī)制實(shí)現(xiàn)了兩臺(tái)計(jì)算機(jī)內(nèi)存之間的直接通信。用戶感覺(jué)不到DMC網(wǎng)卡的存在，使用訪問(wèn)普通內(nèi)存的方法就可以實(shí)現(xiàn)計(jì)算機(jī)間的點(diǎn)對(duì)點(diǎn)直接通信。

　　在直接內(nèi)存通信體系結(jié)構(gòu)中，DMC網(wǎng)卡和內(nèi)存處于對(duì)等的位置，對(duì)CPU是透明的，CPU使用操作普通內(nèi)存的方法操作DMC網(wǎng)卡的通信專用區(qū)，用戶通過(guò)對(duì)DMC網(wǎng)卡的通信專用區(qū)進(jìn)行讀寫(xiě)來(lái)完成網(wǎng)絡(luò)通信活動(dòng)。因此，DMC通信機(jī)制避免了數(shù)據(jù)在網(wǎng)卡設(shè)備和內(nèi)存之間的拷貝，并且通信速率也不再受傳統(tǒng)I/O總線的限制。

　　基于直接內(nèi)存通信技術(shù)DMC以及FPGA片上的存儲(chǔ)區(qū)域FIFO(FirstInputFirstOutput，F(xiàn)IFO)和寄存器，作者設(shè)計(jì)了DMC技術(shù)，并將其應(yīng)用于高速光纖通道交換網(wǎng)的原理樣機(jī)FIFO-DMC網(wǎng)卡。FIFO-DMC網(wǎng)卡由一對(duì)出口/入口光纖、光收發(fā)器、電收發(fā)器、FPGA可編程器件組成。FPGA為網(wǎng)卡的控制芯片，是整個(gè)系統(tǒng)的核心。其內(nèi)部邏輯可分為DDR-DIMM內(nèi)存總線接口邏輯和通信邏輯兩個(gè)功能模塊，各部分器件的功能分別如下：(1)光纖用于連接FIFO-DMC網(wǎng)卡和高速光纖交換網(wǎng)絡(luò)的對(duì)應(yīng)端口。(2)光收發(fā)器負(fù)責(zé)進(jìn)行光信號(hào)與差分電信號(hào)之間的轉(zhuǎn)換。(1)電收發(fā)器用于數(shù)據(jù)的串/并轉(zhuǎn)換。(4)FPGA可編程器件從功能上可以分為兩大部分：DDR-DIMM內(nèi)存總線接口邏輯和通信邏輯，其中DDR-DIMM內(nèi)存總線接口邏輯包括5個(gè)模塊，分別為SPD模塊、命令解析邏輯、時(shí)鐘管理邏輯、地址控制邏輯、讀寫(xiě)控制邏輯，用以完成網(wǎng)卡的通信邏輯以及網(wǎng)絡(luò)用戶和通信專用區(qū)之間的信息交互。通信邏輯包括發(fā)送邏輯、CRC校驗(yàn)邏輯、接收邏輯、控制邏輯、8B/10B編碼邏輯與8B/10B解碼邏輯5個(gè)模塊，用以實(shí)現(xiàn)真正的網(wǎng)絡(luò)傳輸活動(dòng)。

　　下面對(duì)FIFO-DMC網(wǎng)卡中的主要功能模塊進(jìn)行簡(jiǎn)要介紹。(1)FIFO-DMC網(wǎng)卡的通信專用區(qū)按照DMC通信機(jī)制的要求，F(xiàn)IFO-DMC網(wǎng)卡的通信專用區(qū)按用途分為4塊：接收緩沖區(qū)、發(fā)送緩沖區(qū)、網(wǎng)卡命令區(qū)以及網(wǎng)卡狀態(tài)區(qū)。接收緩沖區(qū)和發(fā)送緩沖區(qū)采用FPGA片上FIFO實(shí)現(xiàn)，數(shù)據(jù)接收FIFO命名為RxFIFO，用來(lái)存放網(wǎng)卡接受邏輯從網(wǎng)上接收的數(shù)據(jù)，用戶使用讀普通內(nèi)存的方法就可獲取。數(shù)據(jù)發(fā)送FIFO命名為TxFIFO，用來(lái)存放用戶待發(fā)送的數(shù)據(jù)，用戶使用寫(xiě)普通內(nèi)存的方法把數(shù)據(jù)放入發(fā)送FIFO中，而后網(wǎng)卡的發(fā)送邏輯讀取FIFO的內(nèi)容進(jìn)行傳輸。數(shù)據(jù)接收FIFO和數(shù)據(jù)發(fā)送FIFO的容量都為一幀數(shù)據(jù)的大小。網(wǎng)卡命令區(qū)和網(wǎng)卡狀態(tài)區(qū)采用FPGA片上64位寄存器實(shí)現(xiàn)，網(wǎng)卡命令區(qū)即網(wǎng)卡命令寄存器COMMAND_REG存放用戶發(fā)出的網(wǎng)卡命令。網(wǎng)卡狀態(tài)區(qū)即網(wǎng)卡狀態(tài)寄存器STATE_REG存放網(wǎng)卡的各種狀態(tài)信息。DMC軟件或網(wǎng)卡通信邏輯在對(duì)網(wǎng)卡進(jìn)行操作前，讀取COMMAND_REG和STATE_REG的內(nèi)容，判斷相應(yīng)位，再根據(jù)結(jié)果執(zhí)行相應(yīng)動(dòng)作來(lái)防止沖突。寄存器中各位置“1”表示有效，在系統(tǒng)初始化時(shí)全部清零。(2)SPD模塊SPD模塊使設(shè)計(jì)出的FIFO-DMC網(wǎng)卡設(shè)備保持與普通內(nèi)存相同的穩(wěn)定性，能夠正確地被北橋芯片或者CPU芯片中的存儲(chǔ)管理器識(shí)別。在FIFO-DMC網(wǎng)卡中使用VHDL語(yǔ)言編程模擬SPD芯片的工作。通過(guò)分析，F(xiàn)IFO-DMC網(wǎng)卡的SPD模塊只需使用SPD芯片的5個(gè)引腳：SA0、SA1、SA2、SDA和SCL，并且BIOS對(duì)SPD模塊只執(zhí)行讀操作(RandomAddressRead)，所以SPD模塊的結(jié)構(gòu)比較簡(jiǎn)單，主要包括START狀態(tài)控制以及Ran-domAddressRead命令響應(yīng)兩個(gè)功能模塊。其中，START狀態(tài)的控制邏輯比較簡(jiǎn)單，主要依靠作為從設(shè)備的SPD模塊監(jiān)聽(tīng)串行數(shù)據(jù)線(SDA)和串行時(shí)鐘線(SCL)來(lái)產(chǎn)生，此處不再贅述。RandomAddressRead命令的響應(yīng)由一個(gè)狀態(tài)機(jī)來(lái)實(shí)現(xiàn)，在不同的狀態(tài)完成相應(yīng)的工作。其狀態(tài)轉(zhuǎn)換如圖3所示(該狀態(tài)圖由軟件SynplifyPro編譯程序代碼后生成)。(3)命令解析邏輯命令解析邏輯主要接收來(lái)自DDR-DIMM內(nèi)存總線接口的各種內(nèi)存訪問(wèn)命令，并對(duì)命令進(jìn)行解析。FIFO-DMC網(wǎng)卡的命令解析邏輯由一個(gè)狀態(tài)機(jī)控制，狀態(tài)轉(zhuǎn)移時(shí)設(shè)置特定的信號(hào)，由該信號(hào)觸發(fā)相應(yīng)的讀、寫(xiě)邏輯。(4)地址解析邏輯此模塊在內(nèi)存訪問(wèn)命令到來(lái)時(shí)，控制地址總線上的行地址和列地址等信息進(jìn)行地址譯碼工作，尋址被訪問(wèn)的存儲(chǔ)單元，使得各種數(shù)據(jù)信息能夠在網(wǎng)絡(luò)用戶、網(wǎng)卡的通信邏輯和內(nèi)存之間正確地完成讀寫(xiě)工作，協(xié)助FPGA中控制邏輯實(shí)現(xiàn)網(wǎng)卡的通信活動(dòng)。由于FIFO-DMC網(wǎng)卡中使用了FPGA芯片上的FIFO和寄存器來(lái)模擬通信專用區(qū)，因此用戶操作通信專用區(qū)時(shí)只有4個(gè)地址信息：TxFIFO寫(xiě)端口對(duì)應(yīng)的虛擬地址，RxFIFO讀端口對(duì)應(yīng)的虛擬地址，命令寄存器COMMAND_REG對(duì)應(yīng)的虛擬地址以及網(wǎng)卡狀態(tài)寄存器STATE_REG對(duì)應(yīng)的虛擬地址。地址解析邏輯根據(jù)用戶訪問(wèn)的虛擬地址信息定位到通信專用區(qū)的某個(gè)部分即可。(5)讀寫(xiě)控制邏輯根據(jù)地址解析邏輯尋址出的通信專用區(qū)空間以及命令解析邏輯解析的結(jié)果，對(duì)FPGA的寄存器或者FIFO進(jìn)行讀寫(xiě)操作。外部與通信專用區(qū)之間傳輸?shù)臄?shù)據(jù)信息主要有3類，分別是通信活動(dòng)中的數(shù)據(jù)、用戶寫(xiě)入網(wǎng)卡命令區(qū)的網(wǎng)卡命令以及網(wǎng)卡的狀態(tài)信息。

　　直接內(nèi)存通信技術(shù)DMC得以實(shí)現(xiàn)的重要根基是預(yù)留部分內(nèi)存空間供DMC通信機(jī)制進(jìn)程專用，這依賴于Linux操作系統(tǒng)提供的靈活機(jī)制。因此，DMC網(wǎng)卡的軟件功能包括：(1)實(shí)現(xiàn)通信專用區(qū)的物理內(nèi)存預(yù)留：依據(jù)Linux操作系統(tǒng)對(duì)內(nèi)存的管理辦法，將FIFO-DMC網(wǎng)卡插入內(nèi)存插槽的高端，使其存儲(chǔ)空間即通信專用區(qū)處于內(nèi)存區(qū)的物理地址最高端。然后，我們借助于Linux內(nèi)核啟動(dòng)時(shí)能接收某些命令行選項(xiàng)或啟動(dòng)時(shí)參數(shù)的特性，修改系統(tǒng)引導(dǎo)程序中的啟動(dòng)配置參數(shù)mem，限定內(nèi)核使用的內(nèi)存數(shù)量。實(shí)際物理內(nèi)存中大于mem值的部分就是預(yù)留的內(nèi)存空間，系統(tǒng)不會(huì)使用這片物理內(nèi)存。(2)實(shí)現(xiàn)通信專用區(qū)內(nèi)存的映射：由于Linux操作系統(tǒng)是一個(gè)虛擬內(nèi)存系統(tǒng)，訪問(wèn)內(nèi)存是基于虛擬地址空間的，因此為了能夠使用被預(yù)留的通信專用區(qū)空間，需要把這部分物理內(nèi)存正確映射到虛擬內(nèi)存空間中。Linux操作系統(tǒng)提供了至少3種實(shí)現(xiàn)內(nèi)存映射的方法，可以在系統(tǒng)不同時(shí)刻將通信專用區(qū)映射為I/O內(nèi)存、內(nèi)核空間內(nèi)存或普通用戶空間，考慮到DMC技術(shù)中通信專用區(qū)需要在用戶態(tài)下進(jìn)行訪問(wèn)，作者最終選擇使用mmap設(shè)備操作方法來(lái)實(shí)現(xiàn)通信專用區(qū)的內(nèi)存映射。并且，由于在FIFO-DMC網(wǎng)卡的設(shè)計(jì)中使用FPGA片上FIFO和寄存器模擬實(shí)現(xiàn)通信專用區(qū)，因此DMC軟件實(shí)現(xiàn)對(duì)通信專用區(qū)映射之后，只需要網(wǎng)卡命令寄存器、網(wǎng)卡狀態(tài)寄存器、數(shù)據(jù)發(fā)送FIFO的寫(xiě)端口和數(shù)據(jù)接收FIFO的讀端口4個(gè)虛擬地址。(3)實(shí)現(xiàn)用戶對(duì)通信專用區(qū)的訪問(wèn)接口：由于FIFO-DMC網(wǎng)卡硬件邏輯中提供了將通信專用區(qū)作為普通內(nèi)存管理和訪問(wèn)的功能，因此用戶可以使用訪問(wèn)普通內(nèi)存的方法訪問(wèn)通信專用區(qū)。

　　FIFO-DMC網(wǎng)卡的測(cè)試平臺(tái)采用PC機(jī)，CPU為Intel(R)Pentium(R)4，北橋芯片為Intel的RG82865PESL722。FPGA采用ALTERA公司Cyclone的EP1C4芯片，串/并轉(zhuǎn)換使用德州儀器的tlk2501，光電轉(zhuǎn)換則選用美國(guó)Finisar公司的產(chǎn)品FTRJ8519。示波器為Tektronix的TDS3052。為了降低調(diào)試的難度，通過(guò)BIOS設(shè)置，將內(nèi)存時(shí)鐘頻率200MHz改為100MHz。

　　DDRDIMM接口模塊接收到各種網(wǎng)卡命令后從示波器上看到的波形圖。圖中，F(xiàn)IFO-DMC網(wǎng)卡在通道1(圖中標(biāo)號(hào)為1的那條線)的上升沿鎖存信號(hào)。經(jīng)測(cè)試，F(xiàn)IFO-DMC網(wǎng)卡能在開(kāi)機(jī)的BIOS自檢中被識(shí)別為內(nèi)存設(shè)備，正確響應(yīng)CPU的讀寫(xiě)命令，并能在操作系統(tǒng)引導(dǎo)時(shí)預(yù)留共享存儲(chǔ)區(qū)，證明了直接內(nèi)存通信DMC通信機(jī)制是正確的和可行的。

　　擴(kuò)頻信號(hào)不相關(guān)，所以被擴(kuò)展到一個(gè)很寬的頻帶上，使之進(jìn)入信號(hào)通頻帶內(nèi)的干擾功率大大降低，相應(yīng)地增加了相關(guān)器輸出端的信號(hào)/干擾比，因此擴(kuò)頻通信系統(tǒng)具有很好的抗干擾性能，非常適于移動(dòng)通信。

　　擴(kuò)頻通信系統(tǒng)具有非常強(qiáng)的選擇性尋址能力，可以采用碼分多址(CDMA)的方式組成多址通信網(wǎng)。多址通信網(wǎng)內(nèi)的所有接收機(jī)和發(fā)射機(jī)都可以同時(shí)使用相同的頻率工作。采用擴(kuò)頻通信技術(shù)構(gòu)成多址通信網(wǎng)時(shí)，比常規(guī)通信體制更易于實(shí)現(xiàn)網(wǎng)絡(luò)的同步，便于實(shí)現(xiàn)靈活的隨機(jī)接入;同時(shí)，也便于利用計(jì)算機(jī)進(jìn)行信息的控制和交換。

　　擴(kuò)頻信號(hào)的頻譜結(jié)構(gòu)主要是由擴(kuò)頻碼決定的，而與待傳輸?shù)男畔⒒緹o(wú)關(guān)，因此擴(kuò)頻通信中信息的安全程度取決于所使用的擴(kuò)頻碼。擴(kuò)頻通信系統(tǒng)可以使用周期很長(zhǎng)的偽隨機(jī)碼，在一個(gè)周期中偽隨機(jī)碼具有隨機(jī)特性，因此經(jīng)過(guò)其調(diào)制后的數(shù)字信息類似于隨機(jī)噪聲。有的擴(kuò)頻通信系統(tǒng)可以在信噪比為-20～−15dB的條件下工作，對(duì)方很難測(cè)出信號(hào)的參數(shù)，從而達(dá)到安全保密通信的目的。此外，擴(kuò)頻信號(hào)還可以進(jìn)行信息加密，對(duì)傳送的信息進(jìn)行保護(hù)。

　　多徑問(wèn)題是長(zhǎng)期以來(lái)一直困擾通信系統(tǒng)的一大難題，特別是對(duì)于移動(dòng)通信系統(tǒng)來(lái)說(shuō)這一問(wèn)題解決起來(lái)更為復(fù)雜和困難。擴(kuò)頻通信技術(shù)則使解決這一難題成為可能。這是因?yàn)樵擁?xiàng)技術(shù)具有很強(qiáng)的抗多徑能力，只要滿足一定的條件，就可以達(dá)到抗干擾的目的，甚至還可以利用多徑能量來(lái)提高系統(tǒng)的性能，在一般的擴(kuò)頻系統(tǒng)中，這個(gè)條件很容易得到滿足。

　　擴(kuò)頻通信系統(tǒng)對(duì)其他通信系統(tǒng)的干擾比較小，這是因?yàn)閿U(kuò)頻通信系統(tǒng)的頻譜密度低。由于擴(kuò)頻信號(hào)擴(kuò)展了頻帶，因此在輸出信號(hào)功率相同的情況下，降低了輸出信號(hào)單位頻帶內(nèi)的功率，從而降低了系統(tǒng)在單位頻帶內(nèi)電波的通量密度。擴(kuò)頻通信系統(tǒng)的這一特點(diǎn)對(duì)空間通信極為有利。

　　雖然DS、FH、TH等單一的擴(kuò)頻方式都具有較強(qiáng)的抗干擾性能，但它們也都有各自的缺陷。例如，DS擴(kuò)頻方式的缺點(diǎn)是碼捕獲時(shí)間較長(zhǎng)、抗窄帶瞄準(zhǔn)干擾能力有限、“遠(yuǎn)—近”效應(yīng)影響較大等;FH擴(kuò)頻方式的不足之處是抗跟蹤干擾能力、抗寬帶噪聲干擾能力差等;TH擴(kuò)頻方式的主要缺點(diǎn)是對(duì)定時(shí)要求嚴(yán)格等。因此，在實(shí)際應(yīng)用中，單一的擴(kuò)頻方式往往不能滿足實(shí)際通信的需要，特別是在需要同時(shí)解決諸如抗干擾、多址組網(wǎng)、定時(shí)定位、抗多徑、降低“遠(yuǎn)—近”效應(yīng)等一系列問(wèn)題的情況下，需要將兩種或多種擴(kuò)頻方式結(jié)合起來(lái)，以便彌補(bǔ)單一擴(kuò)頻方式的不足，解決某些技術(shù)難點(diǎn)，提高通信系統(tǒng)的綜合性能。而且，采用混合式擴(kuò)頻技術(shù)還有利于增強(qiáng)系統(tǒng)設(shè)計(jì)的靈活性，降低技術(shù)難度和成本。所以，進(jìn)一步研究混合式擴(kuò)頻系統(tǒng)(如FH/DS、TH/DS、FH/TH、DS/FH/TH等)是今后的重要發(fā)展方向之一。

　　短波差分跳頻通信(又稱“短波相關(guān)跳頻通信”)是近年來(lái)發(fā)展起來(lái)的一種有別于常規(guī)跳頻通信的一種新型跳頻體制，它的主要特點(diǎn)就是將調(diào)制和編碼統(tǒng)一起來(lái)，較好地解決了提高數(shù)據(jù)傳輸速率和抗跟蹤式干擾等問(wèn)題。短波差分跳頻通信系統(tǒng)是以先進(jìn)的數(shù)字信號(hào)處理技術(shù)及高速的DSP芯片為基礎(chǔ)設(shè)計(jì)的，該系統(tǒng)硬件結(jié)構(gòu)簡(jiǎn)單，易于采用數(shù)字化軟件無(wú)線電的架構(gòu)，擁有傳輸速率高、抗跟蹤干擾能力強(qiáng)、頻譜復(fù)用、抗衰落性能好等優(yōu)勢(shì)，是近年來(lái)擴(kuò)頻通信領(lǐng)域一個(gè)重要的發(fā)展方向。作為一種全新的通信體制，目前短波差分跳頻通信存在著跳頻圖案的二維連續(xù)性和隨機(jī)性較差、寬帶頻率選擇困難、誤碼傳播以及組網(wǎng)困難等問(wèn)題，因此尚未進(jìn)入實(shí)用化階段，針對(duì)該種擴(kuò)頻方式，在相關(guān)跳頻算法設(shè)計(jì)、抗干擾算法、多址性能、組網(wǎng)等方面仍需要開(kāi)展更加深入的研究工作，解決其中的技術(shù)難點(diǎn)。

　　混沌系統(tǒng)的類隨機(jī)特性非常適于通信的噪聲偽裝調(diào)制，而且，通過(guò)混沌系統(tǒng)對(duì)初始相位敏感的依賴性，可提供數(shù)量極多、非相關(guān)、類隨機(jī)、又是確定且易于產(chǎn)生與再生的信號(hào)，所以混沌序列特別適合作為擴(kuò)頻通信中的擴(kuò)頻碼。而且，由于混沌擴(kuò)頻序列沒(méi)有周期，類似于一個(gè)隨機(jī)過(guò)程，所以系統(tǒng)的保密性好，很難破譯。混沌擴(kuò)頻通信是目前混沌應(yīng)用研究最熱門的發(fā)展方向之一，當(dāng)前采用混沌擴(kuò)頻序列的CDMA系統(tǒng)尚未得到實(shí)際應(yīng)用，還需要開(kāi)展進(jìn)一步的研究工作。

　　跳頻技術(shù)與多種高效調(diào)制技術(shù)主要應(yīng)用于民用通信系統(tǒng)中，但是，由于無(wú)需考慮跟蹤式干擾或轉(zhuǎn)發(fā)式干擾等敵對(duì)干擾，其跳速通常較慢。在今后的研究工作中，應(yīng)著重探索如何將高速跳頻技術(shù)與高效調(diào)制解調(diào)技術(shù)進(jìn)行有機(jī)的結(jié)合，充分發(fā)揮其特點(diǎn)，以便達(dá)到理想的通信效果。

　　基于DSP(數(shù)字信號(hào)處理器)的擴(kuò)頻通信是指硬件設(shè)備采用DSP作為核心處理器，通信部分采用抗干擾性、保真性好的擴(kuò)頻無(wú)線通信。擴(kuò)頻通信的實(shí)現(xiàn)對(duì)硬件要求較高，由于DSP芯片具有很強(qiáng)的數(shù)據(jù)運(yùn)算和處理能力，且精度較高，因此可以較好地適用于擴(kuò)頻通信，兩者的結(jié)合通過(guò)優(yōu)勢(shì)互補(bǔ)實(shí)現(xiàn)了通信功能的完善，這是目前該技術(shù)研究的重點(diǎn)。當(dāng)前，該技術(shù)主要用于水下通信和地下礦井移動(dòng)通信中。